09 2010 档案

【翻译】如何编写测试台--之一
摘要:Writing Testbenches:Functional Verification of HDL ModelsSecond EditionBy Janick Bergeron Qualis Design Corporation yf.x 译 2010-9-27 序言如果你调查硬件设计团队,你将发现现在他们的努力中有60%到80%用于验证。不像可综合的编码,没有特别的编码风格也没有指定的语言用于... 阅读全文

posted @ 2010-09-29 20:48 yf.x 阅读(840) 评论(1) 推荐(2) 编辑

【笔记】关于整数分频的思考(Verilog HDL)(Digital Logic)
摘要:Instruction本文主要讨论整数分频器的原理以及实现。关键的问题就是分频的时钟什么时候翻转。Design1. 偶数倍分频原理:比如4分频,需要一个模4的计数器,占空比50%,计数为0~3循环,当计数到一半时,即计数输出cnt<2时翻转。代码如下:div4[代码]仿真结果 2. 奇数倍分频原理:比如3分频,需要一个模3的计数器,占空比50%,即计数到一半(非整数)时翻转。方法是用2个模3... 阅读全文

posted @ 2010-09-26 20:43 yf.x 阅读(3221) 评论(3) 推荐(2) 编辑

导航