[记录]PLL无法锁定，查找原因

    前段时间因为没事，所以画了一块ep2c5t144的板子，焊好主要的元件后开始进行测试。首先通过随便下载一个程序便确认了JTAG是没有问题的，但是没想到接下来在测试PLL时就遇到了问题，PLL没有输出，而且还花了好几个小时的时间才解决。

    我通过几个步骤最终才确定了问题原因。

    1.首先添加了一个PLL，输入为外部有源晶振(连接到时钟专用引脚clk6[Pin89]上)，将其输出C0设为Signal Tap的Clock，编译、下载、Run Analysis，提示等待时钟。显然PLL的C0没有输出。

    2.接下来我需要确定外部输入时钟是否正确。将Signal Tap的Clock改为外部有源晶振的输入[Pin89]，Run Analysis时可以看到有逻辑分析仪工作正常，说明外部晶振工作正常。

    3.晶振有输出，但是PLL无法锁定也可能是时钟信号太差导致的，因此还需要进一步验证外部有源晶振。通过示波器我确认了有源晶振的输出是可靠的，这就排除了外部的问题。

    4.既然PLL的输入时钟是正确的，但是没有输出，我想到问题可能出在PLL的电源上。接下来我从硬件上开始寻找原因。

               

         因为我的有源晶振接到了CLK6[Pin89]上，因此根据上图可以确定我使用的是PLL2。因此我需要检查的是PLL2的2个电源引脚[Pin107]和[Pin109]。果然，其中一个引脚虚焊了(我用一根针去挑动这个引脚，发现它明显没有固定住)，重新焊接这个引脚后终于看到了PLL的输出。

         最后忍不住吐槽下，自己的焊接技能还有待提高啊，这次被自己坑惨了。