10 2010 档案

FPGA经典模块(1)——分频器
摘要:在数字逻辑电路设计中,分频器是一种基本电路,通过分频可以得到需要的时钟频率。常见的分频器有二进制分频器、偶数次分频器、奇数次分频器、占空比可调的分频器和小数分频器。分频的方法很多最常见的就是利用加法器对时钟信号进行分频,当然也可以利用一些专用的电路结构来实现。  偶数次分频器是比较简单的,最简单的是2分频的即使不用加法器也可以搞定,在每个时钟上升沿来的时候把电平翻转一次就OK。其他的偶数次分频电路... 阅读全文

posted @ 2010-10-25 13:44 zxl2431 阅读(4398) 评论(0) 推荐(2)

如何编写和验证简单的纯组合逻辑模块——《Verilog数字系统设计教程》读书笔记(二)
摘要:每个模块的设计工作包括3个部分:1,电路模块的设计;2,测试模块的设计;3,设计文档的编写和整理。测试模块的设计和文档编写是比电路模块设计更为重要的设计环节,测试是否严密和完整决定了系统设计的成败,设计文档的完整和准确也是系统设计成败的关键,缺少完整的设计说明文件,就不能维持设计工作的连续性,为今后的调试和维护带来困难。组合电路逻辑在数字系统中起着基本组件的作用,也可以说,如果不了解组合逻辑的构成... 阅读全文

posted @ 2010-10-20 21:56 zxl2431 阅读(1526) 评论(0) 推荐(1)

10月学习计划
摘要:心里的石头落地了,是该淡定下来了。想想接下来的安排了,数字电路,Verilog,IC设计,nios, c ...我都想学。但那是不可能地,所以要仔细想想,好好计划。  10月份已经只剩下10天的时间,也不想多想了,天天在这里想计划,倒不如踏踏实实把手头的事做好。就把上个月没有看完的那本 夏宇闻的《Verilog数字系统设计教程》看完就算是完成任务了。 阅读全文

posted @ 2010-10-18 21:51 zxl2431 阅读(298) 评论(0) 推荐(2)

【转】ALTERA在线FPGA/NIOS视频教程地址
摘要:Altera产品和资源入门指南 0.5小时20100321-------------------------------------------------------------------------------https://mysupport.altera.com/etr ... irst_CN/player.htmlhttps://mysupport.altera.com/etr ...... 阅读全文

posted @ 2010-10-10 19:03 zxl2431 阅读(775) 评论(0) 推荐(1)

简单状态机设计(2)
摘要:2.0 汽车尾灯控制电路设计  汽车尾灯发出信号主要是给后面的行驶汽车的司机看的,汽车驾驶室通常有刹车开关(HAZ)、左转弯开关(LEFT)和右转弯开关(RIGHT),司机通过操作这3个指示灯,分别用LA,LB,LC,RA,RB,RC表示,这些灯的亮、灭规律如下:  (1) 汽车正常行驶时,尾部两侧6个灯全部熄灭。  (2) 刹车时,汽车尾灯工作在警告状态,所有6个灯按一定频率闪烁。  (3) 左... 阅读全文

posted @ 2010-10-09 20:34 zxl2431 阅读(480) 评论(0) 推荐(1)

C语言习题集
摘要:1.6 验证表达式getchar() != EOF的值是0还是1。[代码]  一个优先级的小问题,因为!=的优先级要高于=,所以原式等价于c = (getchar() != EOF),从系统的标准输入读取字符并使用了这个表达式。当有字符可读时,getchar()不会返回文件结束符(即EOF),所以getchar() != EOF的取值为真,c将会被赋值为1。当程序遇到文件结束符时,取值为假,c将被... 阅读全文

posted @ 2010-10-08 15:47 zxl2431 阅读(487) 评论(0) 推荐(1)

简单状态机设计(1)
摘要:1.0 序列检测器电路设计  设计一个序列检测器电路,功能是:检测出串行输入数据Sin中的4位二进制序列0101(自左至右输入),当检测到该序列时,输出Out=1;没有检测到该序列时,输出Out=0(注意考虑序列重叠的可能性,如010101,相当于出现两个0101序列)。  经过分析,首先可以确定采用米利型状态机设计该电路。因为该电路在连续收到信号0101时,输出为1,其他情况下输出为0,所以采用... 阅读全文

posted @ 2010-10-07 16:26 zxl2431 阅读(7350) 评论(5) 推荐(4)

导航