摘要：使用逻辑分析仪时如何防止reg_wire型信号被优化掉来源：http://www.nucfrank.com/?p=34随着FPGA设计复杂程度越来越高，芯片内部逻辑分析功能显得越来越重要。硬件层次上的逻辑分析仪价格十分昂贵，而且操作比较复杂。目前，FPGA芯片的两大供应商都为自己的FPGA芯片提供了软件层面上的逻辑分析仪，可以帮助我们在线分析芯片内部逻辑。而且操作简单方便。但是往往因为某些原因，有些信号在综合的时候就会被优化掉，就可能会导致我们的设计失败，当然在为逻辑分析仪添加观察信号的时候也无法找到该信号。从而对设计、调试人员的工作带来一定的不便。下面就分别以Xilinx公司的逻辑分析仪Ch 阅读全文

摘要：来源：http://bbs.ednchina.com/BLOG_ARTICLE_146161.HTM来源：http://www.cnblogs.com/whut-xxxy/archive/2011/05/07/2039661.htmlinout口在testbench中要定义为wire型变量。对双向口，我们可以将其理解为2个分量：一个输入分量，一个输出分量。另外还需要一个控制信号控制输出分量何时输出。此时，我们就可以很容易地对双向端口建模。例子：CODE:module dual_port (....inout_pin,....);inout inout_pin;wire inout_pin;wi 阅读全文

摘要：来源：http://bbs.ednchina.com/BLOG_ARTICLE_3003106.HTMSpartan6时钟资源管理介绍1．注意时钟的输入与输出范围,所有应用不能超过范围.。如Spartan-6 器件DCM的DLL模块的时钟输入范围如下（以下摘自Spartan-6 DATA SHEET）：速度等级为-1L的为器件5MHz~175MHz。速度等级为2的为器件5MHz~250MHz。速度等级为3和4的为器件5MHz~280MHz。4．PLL与DCM的级联选择a. PLL输出驱动DCM模块，优点是在输入DCM模块前可减少输入时钟的抖动，同时又可以使用户能构访问所有DCM模块的输出信号， 阅读全文

摘要：2013-02-19 15:50:37I2C总线器件应用实例 http://wenku.baidu.com/view/98030a110b4e767f5acfce50.html讲得通俗易懂。I2C_Master和I2C_Slave两种控制方式。对于Slave而言，SCL是输入信号。对于Master而言，SCL是输出信号。都涉及到从器件地址、寄存器地址和数据（双向传输）。本设计中I2C_Master用于控制PCA9634芯片。PCA9634是一款通过I2C总线控制的8位LED驱动器，该驱动器特别为红/绿/蓝/琥珀（RGBA）色的混合应用进行了优化。每个LED输出都有自己的8位分辨率（256级）固 阅读全文