摘要：2015-05-04 17:22:20电视主板打开展频的原因。首先要了解EMC的原理：电磁兼容EMC的测试项目 EMC实验室租场测试 EMC的测试标准电磁兼容（EMC）是对电子产品在电磁场方面干扰大小（EMI）和抗干扰能力（EMS）的综合评定，是产品质量最重要的指标之一，电磁兼容的测量由测试场地和测... 阅读全文

摘要：2015-07-20 18:40:32周一来源：http://oldhippo.blog.163.com/blog/static/786507720104944722637/笔记本屏EDID数据疑难详解来源：http://wenku.baidu.com/link?url=qnbGzmYXY0VibP... 阅读全文

摘要：http://bbs.ylmf.net/forum.php?mod=viewthread&tid=1022804Re:液晶显示器屏幕刷新频率有60Hz 和75Hz，有什么区别吗？CRT为75的好，LCD为60的好。在不影响视觉的情况下，刷新频率越低越好http://bak1.beareyes.com.cn/2/lib/200202/14/20020214006.htm场频(Vertical Scanning Frequency)：又称为“垂直扫描频率”，指每秒钟屏幕刷新的次数，以 Hz（赫兹）为单位。早期显示器通常支持 60Hz 的扫描频率，但是不久以后的调查表明，仍然有 5% 的人在 阅读全文

摘要：基于FPGA内部的FIFO设计来源：http://www.dzsc.com/data/html/2008-9-16/69183.html 在FPGA设计中，内部的FIFO设计是 个不可或缺的内容，其设计的质师会直接影响FPGA的逻辑容量和时序。在Xilinx中的某些高端器件是内置的FIFO控制器，在coregen中可以直接产生这的硬FIFO控制器， 强烈建议能够使用硬的HFO控制器的场合，直接的好处足节省逻辑资源和提高逻辑速度，对于绝大部分的HFO设计，推荐使用Xilinx coregm产生。这样可以保证功能正确，对于需要定制FIFO控制器的场合请小心。2012-09-06 周四 晴　程文.. 阅读全文

摘要：来源：ISE使用指南http://wenku.baidu.com/view/e15629f90242a8956bece47e.htmlEDA/PLD：使用时序分析器mmic.net.cn/data/2/6819.htmlISE较详细的设计流程http://lionheart117.blog.sohu.com/80925702.html 阅读全文

摘要：2013-12-16 14:09:58周一http://hi.baidu.com/renmeman/item/fff4b3145c38e97f2a3e22de1。我在ISE中启动modelsim时出现了下面的错误Loading work.tb_ic1_func# ** Error: (vsim-19) Failed to access library 'xilinxcorelib_ver' at "xilinxcorelib_ver".# No such file or directory. (errno = ENOENT)# ** Error: (vsim 阅读全文

摘要：如何仿真IP核（建立modelsim仿真库完整解析）来源：http://www.ednchina.com/ART_49023_19_0_AN_7116cf44.HTMIP核生成文件：（Xilinx/Altera 同） IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－>Language Template->COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是该核的行为模型，主要调用了 xilinx 行为模型库的模块，仿真时该文件也要加入 阅读全文