摘要：参考来源：TB-6S-LX150T-IMG2_HWUserManual_1.02e.pdf1、文档描述（类似摘要）本文档介绍了LVDS数据传输参考设计，使用的载体有TB--6S-LX150T IMG2载体板和TB-FMCL-LVDS FPGA夹层板。2、设计环境（开发平台和环境介绍）（1）芯片的选择：Device : XC6SLX150T (Spartan6 FPGA)Speed Grade : -3Package : FGG900（2）开发板：TB-6S-LX150T-IMG2和TB-FMCL-LVDS（3）开发环境：ISE12.4 (Windows XP 32-bit)（4）硬件描述语言： 阅读全文

摘要：来源：http://bbs.ednchina.com/BLOG_ARTICLE_1988415.HTMhttp://hi.baidu.com/shouzhishi/blog/item/8a348bfabbc05c284e4aead6.html对于Xilinx芯片而言，LVDS与BANK的连接是有要求的。因为LVDS的输出只能布局在bank0或者bank2上，而LVDS的输入并没有这个要求。所以在看Spartan6板子上的布局时，发现CN3插槽有连接到bank0但主要还是连接到bank3上。而CN4全部连接到bank3所以只能作为LVDS的输入部分。而CN5全部连接到bank0上，所以即可以作为 阅读全文

摘要：来源：http://bbs.ednchina.com/BLOG_ARTICLE_202521.HTMhttp://bbs.ednchina.com/BLOG_ARTICLE_1988301.HTM http://bbs.ednchina.com/BLOG_ARTICLE_1988301.HTM近段时间需要学习电视行业的视频处理，首先了解一下LVDS的基本知识：在FPGA的前端是MSTAR机芯，信号传输采用LVDS形式。在电视行业LVDS一般分两种传输方式：10bit与8bit(指RGB)，编码方式分JEIDA与VESA方式。在10bit传输时一组时钟5组数据(5+1)，8bit传输时一组时钟4 阅读全文