08 2011 档案

[转帖] FPGA面试
摘要:来源:http://bbs.yingjiesheng.com/thread-57047-1-1.html数字部分1、同步电路和异步电路的区别是什么?答:同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路,其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟CLK,而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。比如D触发器,当上升延到来时,寄存器把D端的电平传到Q输出端。异步电路主要是组合逻辑电路,用于产生地址译码器、FIFO或RAM的读写控制信号脉冲,但它同时也用在时序电路中,此时它没有统一的时钟,状态变化的时刻是不稳定的,通常输入信号只在电路处于稳定状态 阅读全文

posted @ 2011-08-25 16:31 zlh840 阅读(1177) 评论(0) 推荐(0)

[转帖]Avalon-MM 阿窝龙妹妹应用笔记
摘要:来源:http://www.cnblogs.com/crazybingo/archive/2011/02/26/1966048.htmlhttp://www.61eda.com/Services/peixun/Modelsim/201103/2546.htmlhttp://www.cnblogs.com/yuphone/archive/2010/03/25/1694547.htmlhttp://www.cnblogs.com/lunix/archive/2009/03/23/altera-vga-IP-niosII.htmlhttp://blog.sina.com.cn/s/blog_6adc 阅读全文

posted @ 2011-08-08 19:35 zlh840 阅读(266) 评论(0) 推荐(0)

[转帖]verilog中reg和wire类型的区别和用法
摘要:来源:http://apps.hi.baidu.com/share/detail/22828402 http://hi.baidu.com/fany0902/blog/item/42eb5cf4e867d2cd7831aa6c.html reg相当于存储单元,wire相当于物理连线Verilog 中变量的物理数据分为线型和寄存器型。这两种类型的变量在定义时要设置位宽,缺省为1位。变量的每一位可以是0,1,X,Z。其中x代表一个未被预置初始状态的变量或者是由于由两个或多个驱动装置试图将之设定为不同的值而引起的冲突型线型变量。z代表高阻状态或浮空量。线型数据包括wire,wand,wor等几种类型 阅读全文

posted @ 2011-08-04 16:33 zlh840 阅读(1402) 评论(0) 推荐(1)

导航