[笔记]Test Plan的编写 及 程序开头注释

 //////////////////////////////////////////////////////////////////////////////////

// Company:       TPV Display Technology (Xiamen) Co.,Ltd.

// Engineer:        zlh840

// Create Date:     14:22 20/10/2012   Time D/M/Y

// Design Name:    a5_4k2k_frc

// Module Name:   source_gen2_8g

// Project Name:   a5_4k2k_frc

// Target Devices:  5AGXFB3H6F35C6ES

// Tool versions:   Quartus II 12.0  &&  Modelsim SE 6.6b

// Description:    

// Dependencies:

// Revision:

// Revision 0.01 - File Created

// Additional Comments:

//////////////////////////////////////////////////////////////////////////////////

 

区别：设计与测试。设计要用verilog等可综合的硬件语言。而测试可以用高级语言如systemverilog等灵活性比较强的硬件语言。两者都是用语言实现的。没有可比性，都必须学会。目前Ronnie是负责设计方面的。我是负责测试方面的。因此有机会学习下Test Plan如何写。

参考来源：http://www.51testing.com/html/69/n-81769.html 文字是比语言更加有说服力的。

1、测试流程是(1) Test Plan，(2) Test Case， (3) Find Bug，(4) Review fixed bug。

2、我的办法是：先写Test Plan，但不以Test Plan为指导方针；按照软件的Functions写Test Case，然后把Test Case分门别类填充到Test Plan的框架中去——这一步就是归纳——有时候对于特殊的软件，甚至可以归纳出不同寻常的测试分支来。

3、怎么分析功能、写Case的