FPGA Player

摘要：发送器时钟网络由发送器PLL到发送器通道，它为发送器提供两种时钟 高速串行时钟——串化器的高速时钟 低速并行时钟——串化器和PCS的低速时钟 在绑定通道模式，串行和并行时钟都是由发送器的PLL提供给发送器通道的。在未绑定通道模式，只有串行时钟到发送器通道，并行时钟由通道内部生成。 4种类型的发送器时 阅读全文

摘要：最近在用Arria10。从480降到270的过程中，IOPLL出现问题，大概是说几个Bank的IOPLL已经被占用，没有空间再给别的IOPLL去适配。 因为在工程中，所用的PLL多达35个之多，其中明确为自己手动例化的IOPLL为8个，DDR占用3个Bank所以也会占用3个IOPLL。 一时之间不知 阅读全文

摘要：选择BSP Editor->Settings ->Advanced->hal->linker，然后勾选allow_code_at_reset。当然如果勾选enable_alt_load和enable_alt_load_copy_rwdata。也是没有问题的。具体参数意思还没看。 该选项就是设置片上R 阅读全文

摘要：现在用一种更简单的方式即可实现， 方案二： 该实现过程与方案一相比，节省了PLL和FIFO，但输出了一个vga_valid_o信号，该信号连接到CVI的vid_datavalid信号。以下是vid_datavalid信号的定义： 意思是，CVI II IP核只在vid_datavalid为高电平时， 阅读全文

摘要： 阅读全文

摘要：1 //如果是8位的话，只选择低8位传输 2 //因为同步码也是可以自己设置，所以把同步码设置成parameter最好 3 module embeded_2_separate_sync( 4 input clk, 5 input [15:0] din, 6 output[15:0] dout, 7 out... 阅读全文

摘要：图片来自High-De€nitionMultimedia Interface (HDMI) IP Core User Guide 在自己处理的过程中很多细节的东西必须要清楚。 今天想自己从RGB数据中提取RAW数据。 阅读全文