01 2010 档案

Clock Tree Synthesis
摘要：from： http://hi.baidu.com/rymonwang/blog/item/c5b4a9fae8c0498c9e5146a1.htmlclock tree synthesis是asic设计中的一步，它的目的是使时钟尽量在同一时刻去驱动所有的触发器，这也就是所说的同步电路，这里的同一时刻是要求时钟到所有触发器的相位相同，因为有的触发器离clk源端比较远，需要好多个周期才能到。这里就出... 阅读全文

posted @ 2010-01-25 11:09 Homography Matrix 阅读(2308) 评论(0) 推荐(1)

Glue logic
摘要：gule logic的中文含意是“胶连逻辑”，它是连接复杂逻辑电路的简单逻辑电路的统称。例如，一个ASIC芯片可能包含许多诸如微处理器、存储器功能块或者通信功能块之类的功能单元，这些功能单元之间通过较少的粘合逻辑连接起来。在印制板（PCB）层，粘合逻辑可以使用具有较少逻辑门的“粘合芯片”实现，例如PAL、GAL、CPLD等。 "Do not add... 阅读全文

posted @ 2010-01-15 15:06 Homography Matrix 阅读(642) 评论(0) 推荐(1)

导航