SystemVerilog的constrain的理解
摘要:我们知道virtual来修饰子函数,可以让基类的指针指向扩展类,从而利用基类中的virtual函数可以复用扩展类中的同名函数。但是constrain呢?本小结就来详细说明一下constrain。 我们通过一个例子来简单声明一下: ####情况一: class bird; rand bit [1:0]
阅读全文
posted @
2021-05-15 17:50
猪肉白菜_125
阅读(1275)
推荐(1)
浅析SystemVerilog之package
摘要:https://zhuanlan.zhihu.com/p/106486751 http://blog.eetop.cn/blog-1561828-2316833.html SV中的module,interface,program,checker,都提供declaration空间,内部定义都local
阅读全文
posted @
2021-05-15 17:41
猪肉白菜_125
阅读(2572)
推荐(0)
systemverilog浅析$cast
摘要:####问题一:动态类型转换和静态类型转换的区别? $cast:基本语法$case(A,B)实际上是A=B;A表示目的端,B表示源端。(downcasting)类型向下转换 $cast 动态类型转换,转换失败会报错。 `静态类型转换,转换时报不报错 ####问题二:$cast是function还是t
阅读全文
posted @
2021-05-12 11:37
猪肉白菜_125
阅读(6772)
推荐(5)