06 2018 档案

vhdl verilog
摘要：一个signal、 reg 不能同时在两个always 或者 process 中，synth 8-3352 阅读全文
posted @ 2018-06-27 15:06 喵喵小学僧 阅读(138) 评论(0) 推荐(0)
vhdl 数组
摘要：TYPE matrix_index is array (511 downto 0) of std_logic_vector(7 downto 0);signal cnt_freq : matrix_index; 阅读全文
posted @ 2018-06-22 21:22 喵喵小学僧 阅读(1447) 评论(0) 推荐(0)
ibufds原语
摘要：低压差分传送技术是基于低压差分信号(Low Volt-agc Differential signaling)的传送技术，从一个电路板系统内的高速信号传送到不同电路系统之间的快速数据传送都可以应用低压差分传送技术来实现，其应用正变得越来越重要。低压差分信号相对于单端的传送具有较高的噪声抑制功能，其较低 阅读全文
posted @ 2018-06-15 15:22 喵喵小学僧 阅读(7942) 评论(0) 推荐(0)
vivado place30-378
摘要：AR# 60131 Vivado Placer - [Place 30-378] Input pin of input buffer has an illegal connection to a logic constant value </form> AR# 60131 Vivado Placer 阅读全文
posted @ 2018-06-13 15:10 喵喵小学僧 阅读(3695) 评论(0) 推荐(0)
vhdl 边沿
摘要：rising_eage falling_eage clock'event and clock='1' 两种方式 阅读全文
posted @ 2018-06-13 09:53 喵喵小学僧 阅读(239) 评论(0) 推荐(0)
debug错误
摘要：Description "opt_design" can fail with error messages similar to the following: opt_design failedERROR: [Chipscope 16-119] Implementing debug core dbg 阅读全文
posted @ 2018-06-11 14:16 喵喵小学僧 阅读(4182) 评论(0) 推荐(0)
vhdl——type
摘要：TYPE 数据类型名 IS 数据类型定义 OF 基本数据类型 TYPE 数据类型名 IS 数据类型定义 常用的用户自定义的数据类型有枚举型，数组型，记录型。其中枚举型的在状态机的描述中经常使用到 ，数组型的在存储器的描述中经常用到，记录型的使用以后再详细学习。枚举型的定义方法 TYPE 数据类型名 阅读全文
posted @ 2018-06-10 17:21 喵喵小学僧 阅读(3220) 评论(0) 推荐(0)
中断MSI INTA
摘要：转载https://blog.csdn.net/huangkangying/article/details/11178425 MSI VS INTx(Pin-based interrupt) MSI的全称是Message Signaled Interrupt.MSI出现在PCI 2.2和PCIe的规 阅读全文
posted @ 2018-06-01 21:00 喵喵小学僧 阅读(876) 评论(0) 推荐(0)