05 2018 档案
摘要:Some radio clocks and related timekeeping gear have a pulse-per-second (PPS) signal that can be used to discipline the local clock oscillator to a hig
阅读全文
摘要:原文https://blog.csdn.net/abcamus/article/details/76167747 一、PCIe DMA机制 PCIe控制器也提供DMA(Direct Memory access)功能,用来批量地异步数据传输。 1.1 DMA读写的发起和结束 假设现在RC要从EP me
阅读全文
摘要:LVDS和CML电平应用区别 https://wenku.baidu.com/view/6bb0066f011ca300a6c3908c.html
阅读全文
摘要:http://www.eefocus.com/communication/335836/p3
阅读全文
摘要:比特率 bps(bits per second),即比特率、比特/秒、位/秒、每秒传送位数,数据传输速率的常用单位。详见Mbps。 比特(bit)是信息技术中的最小单位。文件大小(例如文本或图像文件)通常以字节(Byte)为单位。一字节对应八比特。在数据传输中,数据通常是串行传输的,即一个比特接一个
阅读全文
摘要:http://www.dzsc.com/data/2014-11-27/107442.html 随着更多的模数转换器(ADC)和数模转换器(DAC)支持最新的JESD204B串行接口标准,出现了FPGA与这些模拟产品的最佳接口方式问题。FPGA供应商多年来一直支持千兆串行/解串(SERDES)收发器
阅读全文
摘要:简介 JESD204是一种连接数据转换器(ADC和DAC)和逻辑器件的高速串行接口,该标准的 B 修订版支持高达 12.5 Gbps串行数据速率,并可确保 JESD204 链路具有可重复的确定性延迟。随着转换器的速度和分辨率不断提升,JESD204B接口在ADI高速转换器和集成RF收发器中也变得更为
阅读全文
摘要:转:FIFO和DMA 转:FIFO和DMA FIFO SPI端口增加了FIFO,使得传输数据有了缓冲区间。 FIFO存储器是一个先入先出的双口缓冲器,即第一个进入其内的数据第一个被移出,其中一个存储器的输入口,另一个口是存储器的输出口。主要有三个方面的作用:1)对连续的数据流进行缓存,防止在进机和存
阅读全文
摘要:目前广告泛滥,大部分浏览器有DONOT TRACK功能 https://jingyan.baidu.com/article/47a29f244a036bc0142399ee.html
阅读全文
摘要:恢复内容开始 高速差分总线、串行总线 每一条PCIe链路中只能连接两个设备这两个设备互为是数据发送端和数据接收端。PCIe链路可以由多条Lane组成,目前PCIe链路×1、×2、×4、×8、×16和×32宽度的PCIe链路,还有几乎不使用的×12链路。 PCIe总线规范 总线频率 单Lane的峰值带
阅读全文

浙公网安备 33010602011771号