摘要：SDRAM和Nios II连接的典型电路框图如下图所示。SDRAM和System使用同一个PLL输出时钟，可以保证System Clock和SDRAM Clock的相对抖动比较小。外部晶振的时钟送入PLL，然后由PLL产生两个同频的时钟一个供给Nios II系统使用，另一个供给SDRAM使用。（把PLL设置成Zero Buffer Mode可以比较方便地控制SDRAM Clock和输入时钟Extern Clock的相位关系。）Nios II系统中的SDRAM控制器和SDRAM通过双向数据线以及其它的单向控制线和SDRAM相连。SDRAM Clock通常是E0输出或者C2输出，E0和C2都是PL 阅读全文

摘要：今天继续调试，又出现了新问题。在执行NIOS程序代码时，不能下载了：Pausing target processor: not responding. Resetting and trying again: FAILED downloading ELF process failednios工程在编译通过后RUN的过程中出现Error Running Nios II Project: ‘Downloading ELF Process failed’问题原因：1、nios2 cpu datamaster 没有和on chinp ram 连接 导致程序在系统ram上无... 阅读全文

摘要：前一阵子在研究NiosII的使用时，发现NiosII和win7旗舰版系统兼容的非常的差，以至于产生了为了学习niosII而将旗舰版系统换成XP系统的冲动今天从实验室回到寝室，吃完饭，百无聊赖中忽然猛发发了一个年念头：Win7系统在处理兼容性问题的时候，总是会建议将旗舰版的透明模式转换成Win7经典样式而且这种方式解决了很多的兼容性问题。于是，我就试着再次打开QII11.1+SOPC+NiosII11.1奇迹竟然出现了！！！！！我兴奋极了！曾经看见Win7就为NiosII惋惜，看到Nios就为Win7惋惜，现在竟然在这次尝试中解决得了。感觉变得好极了！！！在运行Nios EDS时 要用管理员身份 阅读全文

摘要：Win7 经典模式+ QII11.1 +NiosII 11.1SP2问题描述有时候编译Nios II SBTE工程，就会出现莫名其妙的警告。例如下面的警告：解决方法方法1 重建工程法此法较为愚笨，不推荐使用。重新建立一个带BSP模板的Nios II SBTE Application Project；将源码拷贝至新的APP工程内；右键APP工程的Properties，将源码路径添加到APP路径中；重新编译，一般情况下即可OK。说点题外话，Nios II这个Application Path的添加每次只能选一个文件夹，非常令人发指。拜托学学MDK。以前的Nios II IDE是基于cygwin虚拟机 阅读全文

摘要：本文转自：http://home.eeworld.com.cn/my/space.php?uid=210489&do=blog&id=668951.Found clock-sensitive change during active clock edge at time on register "……"原因:vector source file中时钟敏感信号(如:数据,允许端,清零,同步加 载等)在时钟的边缘同时变化.而时钟敏感信号是不能在时钟边沿变化的.其后 果为导致结果不正确.措施:编辑vector source file2.Verilog HDL as 阅读全文

摘要：parameter MAXVAL_c = 2**(10 -1);//2^9parameter OFFSET_c = 2**(10); //2^10$fdisplay(fft_rf, "%d", (fft_real_out_int < MAXVAL_c) ? fft_real_out_int : fft_real_out_int - OFFSET_c); $fdisplay(fft_if, "%d", (fft_imag_out_int < MAXVAL_c) ? fft_imag_out_int : fft_imag_o... 阅读全文