2021年12月22日
实验1：基于FPGA + adc7928 + FIFO 缓冲8通道数据 + 通过串口打印到PC机（串口连续发送两个字节）
摘要： RTL视图 设计目标： 通过FPGA控制，轮流切换通道进行ADC读数据，并将数据暂存到FIFO中，同时读FIFO中的数据，通过串口打印到PC机端。FIFO采用的是16位宽的，深度用的256个字节。 1、串口设计要点：串口发送模块，采用连续不间断的发送两个字节，这样一共需要发出20个bit数据，这样就 阅读全文
posted @ 2021-12-22 20:21 MyBooks 阅读(3569) 评论(1) 推荐(2) 编辑