摘要： FIR滤波器设计流程 fpga （定点）流程：1.计算出FIR脉冲响应2.量化定点总位数：G+输入位宽 f[k]脉冲响应防止动态范围溢出 加减乘除···3.仿真，代数分析，看量化后的设计是否符合要求module fir_srg //----> Interface(input clk,input [7:0] x,output reg [7:0] y);// Tapped delay line array of bytes reg [7:0] tap [0:3];// For bit access use single vectors in Verilog in 阅读全文