摘要： 一、 这两条约束语句都是针对板级延时而言的。 语句中必须的有是，时钟与port. 二、 set_input_delay 用于数据输入端口，调节数据输入与时钟输入到来的相位关系。 当FPGA外部送入FPGA内部寄存器数据时，会有两个时钟launch clock 与latch clock,前者负责将数据 阅读全文