VHDL设计时参数定义的方法 例子
摘要:
-- SPtb LIBRARY ieee; USE ieee.std_logic_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; use std.textio.all; use ieee.std_logic_textio.all; -- Uncomment ... 阅读全文
posted @ 2015-01-13 15:05 矮油~ 阅读(877) 评论(0) 推荐(0)
浙公网安备 33010602011771号