2012年1月29日

(筆記) always block內省略else所代表的電路 (SOC) (Verilog)

摘要:在Verilog中,always block可以用來代表Flip-Flop, Combination Logic與Latch,本文比較在不寫else下,always block所代表的電路。 阅读全文

posted @ 2012-01-29 18:45 真 OO无双 阅读(13053) 评论(11) 推荐(0) 编辑

导航