2019年9月5日
cadence时各种焊盘层的定义
摘要： https://blog.csdn.net/zhanglianpin/article/details/44174423 阅读全文
posted @ 2019-09-05 13:54 那个臭小子 阅读(470) 评论(0) 推荐(0)
cadence 关于PCB封装的设计
摘要： https://blog.csdn.net/yyw_0429/article/details/82320409 重要的是表贴元件的封装的画法以及通孔类的封装 和焊盘的画法 阅读全文
posted @ 2019-09-05 13:44 那个臭小子 阅读(151) 评论(0) 推荐(0)
candence 关于焊盘的描述
摘要： https://blog.csdn.net/Fei_Yang_YF/article/details/89675969 关于 anti pad 这些的描述 阅读全文
posted @ 2019-09-05 13:42 那个臭小子 阅读(212) 评论(0) 推荐(0)
cadence 关于DRC设置
摘要： https://blog.csdn.net/tgwfcc/article/details/52937903 一般电气连接规则检查了就可以了 阅读全文
posted @ 2019-09-05 13:40 那个臭小子 阅读(2606) 评论(0) 推荐(0)
cadence的关于封装层叠
摘要： silkscreen top:是字符层，一般称顶层字符或元件面字符，为各元器件的外框及名称标识等，都用此层进行布局，个人认为最好与place_bound_top相同，且带有1脚标识。assemly top：是装配层，就是元器件的实际大小，用来产生元器件的装配图。也可以使用此层进行布局；外框尺寸应该为 阅读全文
posted @ 2019-09-05 13:37 那个臭小子 阅读(449) 评论(0) 推荐(0)
cadence 学习
摘要： 这个可以说不错 https://blog.csdn.net/HururuKun/article/details/79588627 阅读全文
posted @ 2019-09-05 09:40 那个臭小子 阅读(91) 评论(0) 推荐(0)