会员
众包
新闻
博问
闪存
赞助商
HarmonyOS
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
芯途之旅
电子小生成长记
博客园
首页
新随笔
联系
订阅
管理
2022年4月
Verilog-A DAC测试INL和DNL激励源的搭建
摘要: 方案一、只把激励源当成一个译码器,对于设置的参数进行二进制译码 如下图所示: 在verilog-a模块中例化一个参数 可以ADE L中使用,如果需要该参数实现从0到1023的改变,使用ADE L的动态参数或者参数扫描功能即可。 下面静态演示一下模块的使用: Schematic 电压设置为1.1V 为
阅读全文
posted @ 2022-04-29 21:44 nevel
阅读(1261)
评论(0)
推荐(0)
公告