摘要: 1、自动生成TESTBENCH,模板。2、模板3、在tool name 选择modelsim-Altera,不然6仿真关联不变黑,为灰色。4、添加TESTBENCH;5、修改test bench name为testbench的module name,下一空一样,Design instance为testbench中调用测试模块的名。6、在进入仿真钱,重新编译一下,再进入功能仿真和时序仿真。7、仿真结果,BLESS TO YOU!! 阅读全文
posted @ 2013-03-05 22:42 navieli 阅读(815) 评论(0) 推荐(0) 编辑
摘要: Modelsim error :Illegal output or inout port connection (port 'divclk'). 阅读全文
posted @ 2013-03-05 18:45 navieli 阅读(8035) 评论(0) 推荐(0) 编辑