lionsde

摘要： 转载出处：OpenS_Lee FPGA图像处理之行缓存（linebuffer）的设计一 FPGA图像处理之行缓存（linebuffer）的设计一 作者：OpenS_Lee 1 背景知识 在FPGA数字图像处理中，行缓存的使用非常频繁，例如我们需要图像矩阵操作的时候就需要进行缓存，例如图像的均值滤波， 阅读全文

摘要： 转载： Vivado常见问题集锦 对于电子工程师来说，很多电路设计仿真软件都是特别大的，安装下来一般都是上G，甚至几十G，而且win7的兼容性也是最好的，不愿意升级win10是因为麻烦，而且没有必要，对于很多的设计软件来说win10还没有完全兼容，而且还不停自动更新，时间很珍贵的，谁愿意浪费大把时间 阅读全文

摘要： 转载： 说白了，IP核就是别人做好了的硬件模块，提供完整的用户接口和说明文档，更复杂的还有示例工程，你只要能用好这个IP核，设计已经完成一半了。说起来容易，从冗长的英文文档和网上各个非标准教程中汲取所需，并灵活运用还是需要下一番功夫的。 我认为其中最重要的几点如下： 1) 提供给IP核正确的时钟和复 阅读全文

摘要： 转载： 1.对于同步fifo，每100个cycle可以写入80个数据，每10个cycle可以读出8个数据，fifo的深度至少为？ 2.如果只使用2选1mux完成异或逻辑，至少需要几个mux？ 一开始想到的答案如下，需要3个，未详加验证： 后来经人指正发现确实不太对，纠正为至少需要两个，如下图： 3. 阅读全文

摘要： TTL电平与RS232电平的区别 什么是TTL电平、CMOS电平、RS232电平？它们有什么区别呢？一般说来，CMOS电平比TTL电平有着更高的噪声容限。 （一）、TTL电平标准 输出 L： <0.8V ； H：>2.4V。 输入 L： <1.2V ； H：>2.0V TTL器件输出低电平要小于0. 阅读全文

摘要： 转载： 一、在vivado中设置modelsim（即第三方仿真工具）的安装路径。在vivado菜单中选择“Tools”——>“Options...”，选择“General”选项卡，将滚动条拉倒最底部，在“QuestaSim/ModelSim install path”栏中输入或选择modelsim工 阅读全文

摘要： Vivado和ISE相比ChipScope已经大幅改变，很多人都不习惯。在ISE中称为ChipScope而Vivado中就称为in system debug。下面就介绍Vivado中如何使用debug工具。 Debug分为3个阶段：1. 探测信号：在设计中标志想要查看的信号2. 布局布线：给包含了d 阅读全文