会员
众包
新闻
博问
闪存
赞助商
HarmonyOS
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
李好123
博客园
首页
新随笔
联系
订阅
管理
2019年11月29日
用VHDL设计分频器
摘要: 分频器的实质上就是一个计数器。 带复位功能的计数器: library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity ripple isport(
阅读全文
posted @ 2019-11-29 16:44 李好123
阅读(1185)
评论(0)
推荐(0)