我的学习

摘要： 【连载】 FPGA Verilog HDL 系列实例Verilog HDL 之 半加器与全加器一、原理 算术运算式数值系统的基本功能，更是计算机中不可缺少的组成单元。1、半加器 半加法和全加法是算术运算电路中的基本单元，它们是完成1位二进制相加的一种组合逻辑电路。一位加法器的真值表见表1.1；由表中可以看见，这种加法没有考虑低位来的进位，所以称为半加。半加器就是实现表1.1中逻辑关系的电路。被加数A加数B和数S进位C0000011010101101 表1.1 一位半加法器真值表2、全加器 全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进... 阅读全文