2018年6月7日
【Verilog】组合逻辑写法
摘要： 下面是四选一多路选择器。有两类input信号，输入信号 in[3:0] ，选择信号 s[1:0]。 s选定后，in更新，out跟着更新，所以in必须写入敏感列表。 阅读全文
posted @ 2018-06-07 09:47 KevinChase 阅读(1222) 评论(0) 推荐(0)