03 2013 档案

Field Alert: Initial Voltage Level Setting of CVDD rail power supplies
摘要：Devices: KeyStone I family of devices – C6678/74/72/71, TCI6608/04/02, C6670, TCI6618, TCI6616, C6657/55/54, TCI6614/12 Revisions: All revisions Customers are required to program their board CVDD supply initial value to 1.1V on all Keystone I devices unless otherwise noted in an authorized change .. 阅读全文
posted @ 2013-03-25 22:09 FPGA/DSP 阅读(321) 评论(0) 推荐(0)
bit加载失败
摘要：下面提供以下解决方案（根据不同的情况，产生上述问题的原因实在太多，不一一解释了）1.关闭工程后重新打开ISE，将下载电缆重新安装（或进行更换），必要时重启电脑；2.若（1）方案失败，则右击“Processes”窗口中的"GenerateProgrammingFile"，点击“ProcessProperties”左边的"ConfigurationOptions"，找到"UnusedIOBPins"选项，将其修改为“float”。3.若（2）方案也失效，则进入第三步，在iMpact界面中的Edit——>Preferences——&g 阅读全文
posted @ 2013-03-20 22:53 FPGA/DSP 阅读(747) 评论(0) 推荐(0)
chrome自定义缓存路径
摘要：mklink /D "C:\Users\nick\AppData\Local\Google\Chrome\User Data\Default\Cache" "r:\temp"先要删掉 cache路径 阅读全文
posted @ 2013-03-19 00:14 FPGA/DSP 阅读(233) 评论(0) 推荐(0)
VID = 058F PID = 6387 可用的量产工具
摘要：点击下载 阅读全文
posted @ 2013-03-17 00:22 FPGA/DSP 阅读(3844) 评论(3) 推荐(1)
SYS-BIOS中malloc和Memory_alloc的区别.doc
摘要：见附件 阅读全文
posted @ 2013-03-07 23:27 FPGA/DSP 阅读(1159) 评论(0) 推荐(0)
【分享】SRIO错误的基本判决
摘要：最近发现论坛上好多SRIO的帖子，刚好应客户需求我总结了一些SRIO的东西，在这里也分享出来，作为抛砖引玉吧。首先坦白来说我不是太懂SRIO，至少SRIO协议我没完全看过，O(∩_∩)O~，为了给客户写这些东西，我也查阅了很多资料和书籍，如果有不对的地方，欢迎大家讨论和指正。（论坛上的SRIO大虾很... 阅读全文
posted @ 2013-03-06 23:27 FPGA/DSP 阅读(10446) 评论(0) 推荐(1)