Verilog中generate用法
吾将上下而求索 2011-02-25 16:23
阅读:12360
评论:0
推荐:2
阅读排行榜
用verilog语言写的任意整数的分频器
吾将上下而求索 2010-10-18 17:26
阅读:2611
评论:0
推荐:2
时间不同单位之间的转换
吾将上下而求索 2010-11-24 10:11
阅读:2605
评论:0
推荐:1
ucf文件中的端口和时序约束
吾将上下而求索 2011-02-25 14:18
阅读:2159
评论:0
推荐:2
verilog module/testbench的模板
吾将上下而求索 2010-10-18 17:27
阅读:564
评论:0
推荐:0
浙公网安备 33010602011771号
