FPGA - 随笔分类(第2页) - 远航路上ing

只有注册用户登录后才能阅读该文。

posted @ 2015-08-19 21:23 远航路上ing 阅读(36) 评论(0) 推荐(0)

摘要：没有多大的技术含量，就是将用按键少的矩阵按键转化为普通按键，减少IO口的使用，一个按键一个作用，按键松开则按键结束。转化程序： /********************************Copyright... 阅读全文

posted @ 2015-08-11 09:06 远航路上ing 阅读(656) 评论(0) 推荐(0)

摘要：本文是学习魏家明老师的《Verilog 编程艺术》之后所记录的关于表达式的位长对结果的影响的笔记。在程序中往往必不可免的需要用到简单的计算，简单的如+ - ，复杂的有**（幂运算）。那么有时运算的结果却和理论不符，这是什么原因呢？？？很可能就是位长的原因。且看以下几个例子： 1、中间结... 阅读全文

posted @ 2015-08-07 17:45 远航路上ing 阅读(302) 评论(0) 推荐(0)

音乐发生器的原理

摘要：音乐发生器的基本知识：分频系数K = Fc/(Fo*2)如果最大分频系数为n位2进制数，则计算最大的计算值的位数：N = n’b1111…;则计数范围为：置位初始值 --- 》 N输出为每次计数到N则翻转一次。每个音节的频率为：如果使用6Mhz时钟来产生音频，使用4hz时钟来产生音拍，则分频系数k,... 阅读全文

posted @ 2015-07-16 21:32 远航路上ing 阅读(1148) 评论(0) 推荐(0)

PAL/NTSC 制电视广播技术有关知识--FPGA

摘要：1、PAL和NTSC的区别常见的电视信号制式是PAL和NTSC，另外还有SECAM等。NTSC即正交平衡调幅制，PAL为逐行倒像正交平衡调幅制。（1）PAL电视标准 PAL电视标准，每秒25帧，电视扫描线为625线，奇场在前，偶场在后，标准的数字化PAL电视标准分辨率为720*576, 24比... 阅读全文

posted @ 2015-07-16 21:27 远航路上ing 阅读(2711) 评论(0) 推荐(0)

case/casez/casex 的区分与使用

摘要：参考：http://www.cnblogs.com/poiu-elab/archive/2012/11/02/2751323.html 与 verilog数字系统设计基础一般来说，使用最多的是CASE语句，casez和casex基本上很少使用，不过因为它们的功能强大，不能不学会它的使用。一般性... 阅读全文

posted @ 2015-06-29 17:03 远航路上ing 阅读(14565) 评论(0) 推荐(2)

红外解码编码学习----verilog

摘要：在设计中运用红外遥控器可以很好的解决按键缺少的问题，还可以方便的控制产品。红外发射部分：红外发射管：判断红外发射管的好坏：电路原理图：接收部分：传输的NEC协议：本实验电路： verilog 程序：发送程序： /*****************... 阅读全文

posted @ 2015-06-17 10:38 远航路上ing 阅读(2613) 评论(0) 推荐(1)

数码管的动态扫面---

摘要：一、原理：由于LED静态显示需要占用较多的I/O口，且功耗较大，因此在大多数场合通常不采用静态显示，而采用动态扫描的方法来控制LED数码管的显示。动态显示的特点是将所有位数码管的段选线并联在一起，由位选线控制是哪一位数码管有效。点亮数码管采用动态扫描显示。所谓动态扫描显示即... 阅读全文

posted @ 2015-06-04 21:33 远航路上ing 阅读(930) 评论(0) 推荐(0)

编译预处理命令--define和ifdef的使用

摘要：这里将对常用的预处理命令进行学习。一、宏定义 ·defined格式：`defined 宏名数值或者 `define 宏名注意：后面没有‘;‘,和单片机不一样；二、文件包含处理 ·includeinclude 的格式在不同的编译器里是不一样的：在quartus 中为：·includ... 阅读全文

posted @ 2015-06-04 16:49 远航路上ing 阅读(2616) 评论(0) 推荐(0)

在层次调用电路中改变参数的两个用法

摘要：一般在设计中会遇到有计数器（如分频等），计数值比较大，在仿真的时候会很浪费时间，一般则可以在源程序中通过修改参数来减少计数值，提高效率。但是，往往在仿真成功后忘记将仿真参数修改回原始参数而使在硬件上达不到实验效果。而本文介绍的两种方法可以不用修改源程序来访真。一、在引用实例时可以通过 #（A,B,C... 阅读全文

posted @ 2015-06-02 11:35 远航路上ing 阅读(484) 评论(0) 推荐(0)

SRAM的读写操作

摘要：自己写的SRAM的程序，主要在于实用性，适应工作的工程需要。使用芯片为：芯片时序图为：代码： /********************************Copyright************************************** ... 阅读全文

posted @ 2015-05-26 22:22 远航路上ing 阅读(5223) 评论(0) 推荐(0)

primace 5.0软件的Debug ware 功能的使用方法简介

摘要：用primace 软件已经一年多了，一直不知道Debug ware 软件怎么使用，上周终于逮住FAE请教了下这个功能的使用方法。发现这个功能和signalTap ii 原理不一样，这个是非时事的波形，而是出发一次保留下来的波形。方法如下：1、建立IP核：以下三种触发方式选择一个：例化：2、设置数... 阅读全文

posted @ 2015-05-04 10:17 远航路上ing 阅读(305) 评论(0) 推荐(0)

Primace 5.0软件与KEIL单片机软件联合在线仿真步骤

摘要：Primace 软件是CME（京微雅格）公司的FPGA芯片开发专用软件。因为CME的FPGA，如M5、M7等内嵌有8051核，所以可以和MCU联合在线仿真，虽然FPGA内的程序不可控，不能一步一步的仿真，但是因为MCU程序可控，可以一步一步的运行，所以可以利用此特性，用MCU给FPGA发送命令... 阅读全文

posted @ 2015-04-18 13:43 远航路上ing 阅读(1153) 评论(0) 推荐(0)

[转]有限状态机

摘要：本文转自：http://www.cnblogs.com/kongtiao/archive/2011/09/25/2190226.html数字系统有两大类有限状态机（Finite State Machine，FSM）：Moore状态机和Mealy状态机。Moore状态机其最大特点是输出只由当前状态... 阅读全文

posted @ 2015-04-17 10:33 远航路上ing 阅读(466) 评论(0) 推荐(0)

SPI通信---verilog(全双工)

摘要：做一个全双工的通信方式，可以一边发送一边接收，速度会快，但是感觉实用性不大。根据具体的情况再做修改吧。读取结果没有引出，输入地址也没有引出，在程序中固化了。程序： /********************************Copyright*****************... 阅读全文

posted @ 2015-04-16 14:08 远航路上ing

SPI试验---verilog(实用单通模式)

摘要：SPI通信的读写操作一、 SPI简介： SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以（单向传输时）。也是所有基于SPI的设备共有的，它们是SDI（数据输入）、SDO（数据输出）、SCLK（时钟）、CS（片选）。（1）SDO –... 阅读全文

posted @ 2015-04-16 09:50 远航路上ing 阅读(3652) 评论(0) 推荐(0)

SPI通信实验---verilog(FPGA作为从机，使用可读可写)

摘要：本实验讲究实用性，故设计思想为：主机先向从机发送地址，若是向从机写入数据，则向从机发送数据，若是读取从机数据，则向从机发送时钟，然后在时钟下降沿读取数据即可。cs信号上升沿作为SPI通信的结束信号。rom程序只是做测试使用。每次发送16个时钟信号，前八个是地址和命令，后八个是数据。其中：前8个时钟... 阅读全文

posted @ 2015-04-15 21:11 远航路上ing 阅读(14986) 评论(13) 推荐(2)

SPI的通信试验 --verilog (从机-全双工)

摘要：SPI的有关知识参考FPGA作为主机的通信实验。本实验中FPGA作为从机通过SPI与MCU等通信的试验，可以在时钟上升沿接收数据并且在时钟下降沿发送数据，模仿全双工模式。接收的数据作为地址，通过读取ROM中地址的数据然后发送出去。注意发送完成以及接收完成之后的数据处理的关系。程序： ... 阅读全文

posted @ 2015-04-15 14:02 远航路上ing 阅读(7142) 评论(2) 推荐(0)

格雷码与二进制码互相转换

摘要：参考百科：http://baike.baidu.com/link?url=mr53i-76Ue3cGMnqWwG_lam8Zfwbfhdk8JnHEHhEU0nfzpIZ8l583KdcTIahIQIoSTYtL02DpWnt4goCByUQ9a 在一组数的编码中，若任意两个相邻的代码只有一... 阅读全文

posted @ 2015-04-14 08:24 远航路上ing 阅读(8990) 评论(0) 推荐(0)

数码管的封装实验 --- verilog

摘要：数码管的封装实验。显示使能信号置高才可以显示。对于小数点不用，故不显示。数码管分为共阴数码管和共阳数码管，数码管不同，编码不同，下面是两种数码管显示0-F以及消隐的不同编码：共阴数码管(高有效)：parameter seg_H_0 = 8'h3f, seg_H_1 = 8'h06, seg_H... 阅读全文

posted @ 2015-04-13 10:57 远航路上ing 阅读(1000) 评论(0) 推荐(0)

远航路上ing

随笔分类 - FPGA

公告