2021年10月23日
【Verilog】表达式位宽与符号判断机制
摘要： 缘起于p1课下alu算数位移设计。查了好多资料，最后发现还是主要在翻译官方文档。浪费了超多时间啊，感觉还是没搞透，还是先以应用为导向放一放，且用且归纳 1.表达式位宽 expression bit length 身为硬件描述语言，Verilog表达式运算过程中必然要严肃考虑位宽问题 表达式的位宽由式 阅读全文
posted @ 2021-10-23 18:11 Xlucidator 阅读(1853) 评论(0) 推荐(1) 编辑