上一页 1 ··· 20 21 22 23 24 25 26 27 28 ··· 30 下一页
摘要: spi nand flash 的 boot 启动模式选择。0:1 线 boot;1:4 线 boot。请问,1线boot和4线boot有什么区别呢?该如何选择呢? 收藏 顶 踩 回复 使用道具 举报 spi nand flash 的 boot 启动模式选择。0:1 线 boot;1:4 线 boot 阅读全文
posted @ 2019-06-20 10:26 花形 阅读(804) 评论(0) 推荐(0)
摘要: 本文以s5pv210这款SOC为例,分析了其启动流程 在s5pv210的SOC内部,存在着一个内部的ROM和一个内部的RAM 这个内部的ROM叫做 IROM,它是norflash的一种。其不同于板子上外接的inand/sd(mmc),它优点是一上电无需初始化即可使用,缺点是又小又贵… 这个内部的RA 阅读全文
posted @ 2019-06-20 10:24 花形 阅读(2333) 评论(0) 推荐(1)
摘要: 当我们电路需要DAC而单片机并没有DAC外设时,则可采用PWM通过RC低通滤波器来模拟实现DAC功能。 RC低通滤波器 当采用低通滤波器模拟DAC时,PWM频率应远大于RC低通滤波电路的截止频率fc=1/2πRC(10倍以上)。输出电压为Vout=Vcc*Duty。 在使用此电路时,应注意: 1、一 阅读全文
posted @ 2019-06-19 17:53 花形 阅读(15067) 评论(2) 推荐(1)
摘要: http://www.eda365.com/forum.php?mod=viewthread&tid=108620&_dsign=5bee4dcb http://www.eda365.com/thread-86786-1-1.html http://bbs.ebaina.com/thread-385 阅读全文
posted @ 2019-06-19 17:09 花形 阅读(678) 评论(0) 推荐(0)
摘要: 对引脚的保护。 第一是阻抗匹配。因为信号源的阻抗很低,跟信号线之间阻抗不匹配,串上一个电阻后,可改善匹配情况,以减少反射,避免振荡等。 第二是可以减少信号边沿的陡峭程度,从而减少高频噪声以及过冲等。因为串联的电阻,跟信号线的分布电容以及负载的输入电容等形成一个RC 电路,这样就会降低信号边沿的陡峭程 阅读全文
posted @ 2019-06-18 17:49 花形 阅读(6752) 评论(0) 推荐(0)
摘要: 1、IIC EEPROM 容量小,采用的是IIC通信协议;用于在掉电时,存系统配置参数,比如屏幕亮度等。常用芯片型号有 AT24C02、FM24C02、CAT24C02等,其常见的封装多为DIP8,SOP8,TSSOP8等; 2、SPI NorFlash 容量略大,采用的是SPI 通信协议;用于存放 阅读全文
posted @ 2019-06-18 17:28 花形 阅读(3290) 评论(0) 推荐(0)
摘要: 对于嵌入式开发的朋友来说,I2C协议实在是再熟悉不过了,有太多的器件,采用的都是通过I2C来进行相应的设置。今天,我们就随便聊聊这个I2C协议。 I2C协议中最重要的一点是I2C地址。这个地址有7位和10位两种形式。7位能够表示127个地址,而在实际使用中基本上不会挂载如此多的设置,所以很多设备的地 阅读全文
posted @ 2019-06-18 15:22 花形 阅读(6110) 评论(0) 推荐(0)
摘要: 在无源晶体的设计中,经常遇到负载电容CL的大小取值、晶振设计与精度的提高、KHz无源晶振的停止、音叉晶体谐振器的精度漂移以及精度和无源晶振在高温下的精度是否等于低温的精度烦忧的问题等。 无源晶体振荡器(包括KHz和MHz)是否能够直接参考规范中给出的CL值来设计?如果没有,对设计参考有什么经验价值? 阅读全文
posted @ 2019-06-18 11:52 花形 阅读(1962) 评论(0) 推荐(0)
摘要: 漏极开路上拉电阻取值为何不能很大或很小? 如果上拉电阻值过小,Vcc灌入端口的电流(Ic)将较大,这样会导致MOS管V2(三极管)不完全导通(Ib*β<Ic),有饱和状态变成放大状态,这样端口输出的低电平值增大(I2C协议规定,端口输出低电平的最高允许值为0.4V) 如果上拉电阻过大,加上线上的总线 阅读全文
posted @ 2019-06-18 10:36 花形 阅读(7142) 评论(0) 推荐(0)
摘要: 阅读全文
posted @ 2019-06-03 18:46 花形 阅读(262) 评论(0) 推荐(0)
上一页 1 ··· 20 21 22 23 24 25 26 27 28 ··· 30 下一页