2009年11月7日
免费源码赠送之 pn23 (vhdl)
摘要： pn23(Pseudo-noise 伪噪声随机序列)的生成模块，要的留mail，mail前后用空格格开。 阅读全文
posted @ 2009-11-07 21:28 beinghu2 阅读(369) 评论(0) 推荐(0)
verilog的小陷阱2
摘要： reg clk="0";always #(3) clk = ~clk;wire #4 clk_d1 = clk;如上并不能实现将clk延时4ns的功能，clk_d1与clk的周期不相等。如果真要实现延时4ns，可以沿2个2ns或者4个1ns等等。感兴趣的朋友可以试试。 阅读全文
posted @ 2009-11-07 13:18 beinghu2 阅读(190) 评论(0) 推荐(0)
yahoo