摘要: VHDL中,不能在两个POCESS中对一个NET 赋值同理,在verilog HDL中,不能在两个always块中对一个reg 或wire赋值 阅读全文
posted @ 2014-04-18 23:27 爱吃粉条炖肉的笔记本 阅读(886) 评论(0) 推荐(0)
摘要: 在你的程序中 q1(逻辑矢量)+1(整数)不满足算术操作符“+”对应的操作数必须是整数类型,且相加的和也为整数类型的要求。这里的“+”已经被赋予了新的含义和功能,所以这里的“+”就是算重载函数。他的新的含义是在std_logic_unsigned程序包中定义的,所以要在程序前面加上“use ieee... 阅读全文
posted @ 2014-04-18 23:24 爱吃粉条炖肉的笔记本 阅读(5873) 评论(0) 推荐(0)
摘要: 对于nCEO/IO口而言作为IO口是需进行设定才能编译通过,否则出现错误Error:Can't place multiple pin sassigned top in location Pin_76(IOC_X28_Y2_N0)解决办法:1设定Assignment-->DEVICE-->DEVICE&PinOptions...-->Configuration-->Configurationscheme:PasiveSerial(canuseConfigurationDEVICE).2、将管脚设为普通管脚Assignment-->DEVICE--&g 阅读全文
posted @ 2013-12-22 17:02 爱吃粉条炖肉的笔记本 阅读(1039) 评论(0) 推荐(0)