02 2022 档案

摘要：一、掌握HDL语言 1.没有数电基础，建议先学习数电 2.HDL是硬件描述语言，不要用软件思维去思考 3.图书：verilog HDL高级数字设计、Verilog数字系统设计教程、Verilog编程艺术 4.网站：HDLBits 4.1: http://asic-world.com/verilog/ 阅读全文

摘要：卡诺图 阅读全文

摘要：RS触发器（trigger） 1.基本RS触发器分为两种结构：与非门基本RS触发器、或非门基本RS触发器 2.与非门基本RS触发器 置位（set）和复位（reset）功能都是低电平有效； 当置位和复位端口都无效时，触发器具有记忆功能，记忆上一次的值； 不允许触发器置位和复位信号都有效，即出现功能竞争 阅读全文

摘要：JK触发器 阅读全文

摘要：D触发器 D触发器的示意图 D触发器的功能 1.在复位信号rst_n无效的情况下，时钟clk上升沿到来时，将输入端1bit的d值传递给输出端q； 2.触发器是时序逻辑电路的基本单元，用来存储1位2进制信息，具有记忆和存储功能，其信息由双稳态电路来保存。 D触发器的真值表 阅读全文

摘要：Verilog HDL是用来设计制造能进行快速计算的硬线逻辑专用电路。 Verilog HDL的基本设计单元是：模块（block） "assign"语句是描述组合逻辑最常用的方法之一。（并行执行） "always"语句既可以描述组合逻辑也可以描述时序逻辑。（"always"块内，语句是顺序执行的） 阅读全文

摘要：Ctrl + ~ ：调出控制台；显示及关闭Sublime Text编辑器package安装进度及命令执行情况。 Ctrl + Shift + p ：安装package 阅读全文