2025年9月14日
基于FPGA的8PSK+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可设置SNR
摘要： 1.算法仿真效果 vivado2019.2仿真结果如下（完整代码运行后无水印）： 设置SNR=10db 设置SNR=30db 仿真操作步骤可参考程序配套的操作视频。 2.算法涉及理论知识概要 随着通信技术的不断发展，相位调制技术因其高频谱效率和抗干扰能力而广泛应用于无线通信系统中。其中，8PSK（8 阅读全文
posted @ 2025-09-14 13:46 我爱C编程 阅读(21) 评论(0) 推荐(0)