1.什么是IIC协议
IIC是飞利浦公司开发的两线式串行总线，主要应用在单片机和外围电子器件之间的数据通讯。
IIC总线有两条串行线，其一是时钟线SCK，其二是数据线SDA。
在寻常的应用之中，单片机常常作为主机，外围器件作为从机使用。
I2C总线始终和先进技术保持同步，但仍然保持其向下兼容性。并且最近还增加了高速模式，其速度可达3.4Mbits/s。
它使得I2C总线能够支持现有以及将来的高速串行传输应用，例如EEPROM和Flash存储器。
2.从机地址
每一个从机器件都拥有唯一的一个地址，这个地址在芯片手册上会有详细的介绍，一般还需要自行配置芯片管脚上的高低电平，来实现确定从机地址的目的。
从机地址由7位地址和一位R/W读写位组成，D7 D6 D5 D4 D3 D2 D1 D0
- 器件类型由：D7-D4 共4位决定的。这是由半导公司生产时就已固定此类型的了，也就是说这4位已是固定的。
- 用户自定义地址码：D3-D1共3位。这是由用户自己设置的，通常的作法如EEPROM这些器件是由外部IC的3个引脚所组合电平决定的（用常用的名字如A0,A1,A2）。这也就是寻址码。所以为什么同一IIC总线上同一型号的IC只能最多共挂8片同种类芯片的原因了。
- 最低一位就是R/W位，这位就不用我多说了。
3.硬件结构
每一个IIC总线器件内部的SDA、SCL引脚电路结构都是一样的，引脚的输出驱动与输入缓冲连在一起。其中输出为漏极开路的场效应管、输入缓冲为一只高输入阻抗的同相器
这种电路具有两个特点：
①由于SDA、SCL为漏极开路结构，借助于外部的上拉电阻实现了信号的“线与”逻辑；
②引脚在输出信号的同时还将引脚上的电平进行检测，检测是否与刚才输出一致。为 “时钟同步”和“总线仲裁”提供硬件基础。
IIC设备对总线的操作仅有“把线路接地”——输出逻辑0。基于IIC总线的设计，线路上不可能出现电平冲突现象。如果一设备发送逻辑0，其他发送逻辑1，那么线路看到的只有逻辑0。也就是说，如果出现电平冲突，发送逻辑0的始终是“赢家”。总线的物理接法允许主设备往总线写数据的同事读取数据。这样两主设备争总线的时候“赢家”并不知道竞争的发生，只有“输家”发现了冲突——当写一个逻辑1，却读到了0——而退出竞争。
4.时序分析
起始信号：在SCK高电平期间，SDA一个下降沿，即构成了IIC的起始信号。
终止信号：在SCK高电平期间，SDA一个上升沿，即构成了IIC的终止信号。
在IIC一次发送8位数据，数据发送时，总是高位在前，分8次传送出去。
5.总线死锁
I2C总线写操作过程中，主机在产生启动信号后控制SCL产生8个时钟脉冲，然后拉低SCL信号为低电平，在这个时候，从机输出应答信号，将SDA信号拉为低电平。如果这个时候主机异常复位，SCL就会被释放为高电平。此时，如果从机没有复位，就会继续I2C的应答，将SDA一直拉为低电平，直到SCL变为低电平，才会结束应答信号。而对于主机来说，复位后检测SCL和SDA信号，如果发现SDA信号为低电平，则会认为I2C总线被占用，会一直等待SCL和SDA信号变为高电平。这样，主机等待从机释放SDA信号，而同时从机又在等待主机将SCL信号拉低以释放应答信号，两者相互等待，I2C总线进人一种死锁状态。同样，当I2C进行读操作时，从机应答后输出数据，如果在这个时刻主机异常复位而此时从机输出的数据位正好为0，也会导致I2C总线进入死锁状态。
