在本教程中你建立的QSYS系统用于测试SDRAM,系统将包含SDRAM控制器和例化一个NIOS II处理器和一些嵌入式外设子系统。你通过加入各种QSYS组件来完成QSYS系统，生成测试数据，访问存储器和校验返回的数据。
最终系统包含如下组件：
■ 基于NIOS II/e 的处理器子系统（包含Altera 完整的设计套件）
■ SDRAM控制器（带Altera 完整的设计套件）
■ 伪随机二进制序列（PRBS）码型发生器和校验器
■ 自定义码型发生器和校验器
■ 码型选择复用器和解复用器
■ 码型读写
■ 存储器测试控制器
你可以无需license在硬件设备上使用该系统。使用Altera的免费OpenCore Plus测试功能，你可以完成如下操作：
■ 仿真系统行为并验证其功能
■ 产生时间限制的设备编程文件
■ 下载程序到设备上并验证你的硬件设计
例子设计中的文件可以自由用语其他设计。NIOS II处理器软核和DDE SDRAM IP核可以在购买了license后自由使用。不同的开发板用了不同的DDR SDRAM控制器，设计文件匹配不通的存储器设备。
■ 更详细的关于OPENCORE Plus信息，请参考AN320:OpenCore Plus Evaluation of Megafunctions。
图1为设计例子的完整的顶层系统框图。
下载和安装设计例程文件
- 下载Qsys Tutorial Design Example (.zip)
- 解压缩下载的文件到电脑中的一个目录内，路径不能有空格和汉字
