hello-yeer  

2024年3月22日

vivado 生成bit时压缩bit的配置方法
摘要： 一、软件操作 1、open Synthesized Design 2、Tools->Edit Device Properties 二、加上即可 set_property BITSTREAM.GENERAL.COMPRESS TRUE [current_design] 阅读全文
posted @ 2024-03-22 17:24 hello,叶小叶 阅读(30) 评论(0) 推荐(0) 编辑

2024年3月18日

最近调试万兆以太网的一些问题
摘要： 最近调试万兆以太网也是遇到一些有意思的问题，FPGA是XC7K325T 先开个文章在这，免得后面偷懒又不记录 阅读全文
posted @ 2024-03-18 14:49 hello,叶小叶 阅读(0) 评论(0) 推荐(0) 编辑

2024年3月17日

最近调试SATA的一些问题
摘要： 最近调试SATA的一些问题，FPGA是XC7K325T，接口是mSata,接了一个2T的盘。 FPGA里是自己做的SATA3主控器，接上盘后OOB检测通过进入到正常工作状态，正常的话这时候传输层能发FIS包了，但是抓接口上信号发现，device发了一段时间SYNC后，开始发X_RDYp信号，控制器给 阅读全文
posted @ 2024-03-17 17:16 hello,叶小叶 阅读(1) 评论(0) 推荐(0) 编辑
 
第一篇，开始记录吧！
摘要： 注册了博客，开始记录吧！毕竟好记性不如烂笔头。 阅读全文
posted @ 2024-03-17 17:02 hello,叶小叶 阅读(0) 评论(1) 推荐(0) 编辑
 
Copyright © 2024 hello,叶小叶
Powered by .NET 8.0 on Kubernetes
博客园