2025年2月21日
verilog实现FIFO（2）
摘要： 高位扩展法 module sync_fifo_ptr #( parameter DEPTH = 16, parameter WIDTH = 8 )( input wire clk, input wire rst_n, input wire i_wen, input wire [WIDTH-1:0] 阅读全文
posted @ 2025-02-21 14:56 心随鸥鹭齐舒羽 阅读(54) 评论(0) 推荐(0)