Vivado时序分析和约束学习笔记

VIVADO约束
1、物理约束：I/O
2、时序约束：
VIVADO在做时序分析时，默认的条件:
1、VIVADO默认所有的时钟都是有关系的，都是同步的，都做时序分析
2、如果有异步时钟，需要进行异步时钟约束

时钟类型:见https://www.cnblogs.com/yjxmike/p/18739564

为什么做时序约束？
满足建立时间和保持时间，但是设计完的RTL代码不包含时序信息。
源时钟约束：告诉VIVADO时钟具体是什么速度，占空比是多少。

衍生时钟约束
1、自定义的时钟：自己写的分频器，倍频器，需要约束
2、自动生成的时钟：MCMM，PLL，BUFR 生成的是时钟，不需要自己约束

异步时钟约束
1、在VIVADO中声明哪些是异步时钟

互斥时钟
1、两个不会同时出现的时钟