2020年11月8日

【systemverilog】验证平台的搭建(一)

摘要: Stimulator实现考虑要素——register initiator 其存起接口上cmd的默认状态应该为idle,但cmd_addr、cmd_data_in并为指出默认值应该为何值,所以可以考虑给出随机数值测试DUT的接口协议稳定性 Stimulator实现考虑要素——Formatter res 阅读全文

posted @ 2020-11-08 21:55 薛定谔's猫 阅读(773) 评论(0) 推荐(0)

2020年11月1日

SystemVerilog 语言部分(一)

摘要: 一 数据类型 内建数据类型 verilog中,对于触发器,锁存器用reg类型,对于reg,会被综合成register,latch wire,做连接 sv中,logic可以被综合为reg或wire,logic如果在验证环境,只会作为单纯的变量进行赋值操作。 verilog & sv区别: verilo 阅读全文

posted @ 2020-11-01 23:01 薛定谔's猫 阅读(2481) 评论(0) 推荐(0)

导航