2020年11月10日

SystemVerilog 语言部分(二)

摘要： 1. 接口 interface 接口可以用作设计，也可以用作验证 在验证环境中，接口可以使得链接编的简洁而不易出错 interface和module的使用性质很像，可以定义端口，也可以定义双相信号；它可使用initial和always，也可以定义func和task interface可以在硬件环境和 阅读全文

posted @ 2020-11-10 22:57 薛定谔's猫 阅读(738) 评论(0) 推荐(0)

导航