2020年11月1日

SystemVerilog 语言部分(一)

摘要： 一 数据类型 内建数据类型 verilog中，对于触发器，锁存器用reg类型，对于reg，会被综合成register，latch wire，做连接 sv中，logic可以被综合为reg或wire，logic如果在验证环境，只会作为单纯的变量进行赋值操作。 verilog & sv区别： verilo 阅读全文

posted @ 2020-11-01 23:01 薛定谔's猫 阅读(2481) 评论(0) 推荐(0)

芯片验证入门学习（一）

摘要： 一 芯片开发概述 开发流程： 1. 从市场人员与客户沟通开始 2. 系统设计人员按照功能划分为各个子系统 3. 子系统被进一步划分为功能模块，并由设计团队实现 4. 验证人员对设计功能展开验证，发现设计缺陷，交由设计人员修正 5. 验证没有出现漏洞后，交由后端人员进行综合、布局、布线 6. 后端人员 阅读全文

posted @ 2020-11-01 17:03 薛定谔's猫 阅读(2741) 评论(0) 推荐(0)

导航