摘要：
#verilog实现的16位CPU设计------##整体电路图
评论(5)
推荐(1)
摘要：
#verilog实现毫秒计时器----------##整体电路图##实验状态图
评论(0)
推荐(0)
摘要：
#verilog实现VGA显示方块屏幕保护----------##输入和输出- 时钟信号 clk- 复位信号 reset- rgb三颜色输出 [2:0] r,g, [1:0] b- 行信号输出 hs- 列信号输出 vs----------##参数设定设定边界，决定改变方向与否```parameter... 阅读全文
posted @ 2015-02-15 11:36
Wsine
阅读(1869)
评论(0)
推荐(1)
浙公网安备 33010602011771号