摘要：
FPGA越往底层走，越发现很多问题只是知其然，而不知其所以然。状态机编码原则就是其中之一。我们在实际开发中，只记住了建议使用独热码（one hot）作为状态编码，至于为什么（大概也就记得不容易跑飞），可能早就忘了。 以经典的案例来说明其中的一些问题： 序列检测，每检测到一组“11011”，然后输出一 阅读全文
摘要：
本书作者将一家公司想要在商业上取得突破，总结出两条产品发展路线，即价格简化和命题简化。 1. 价格简化 将产品或者服务的间隔减半，甚至更多，往往不是提供劣质的产品，而是以完全不同的新方式来组织产品的配送过程，使其载量更大、效率更高，并且常常还会吸纳客户本身来做一些工作。 只有当你可以让生产制作过程变 阅读全文
摘要：
了解过导航、雷达数据处理的必然听过卡尔曼滤波，因为最近有项目需求，要验证一下卡尔曼滤波对结果的优化程度，所以入门学习一下卡尔曼滤波器。毕竟是经典的滤波器，网上关于卡尔曼滤波的代码和文章有很多，一维滤波的代码也很简单，就几条代码，拿来用很容易。但为了致敬卡神，则花时间潜心拜读了一些有关其背后思想的文章 阅读全文
摘要：
最近读了陈春花老师的《管理的常识》，陈老师应该是最近几年比较红的“实践派”管理学者，相比最早读的管理学大师彼得·德鲁克的书来讲，这本《管理的常识》应该算是指导性比较强的著作。我一直觉得做什么，一定要专业，所以这本书对于初入管理岗的我来说，算是最佳入门“教材”。 以下，我就分享自己整理每个章节的思维导 阅读全文
摘要：
1.框架总览 平台：vivado 2016.4 FPGA：A7 在实际应用中，我们几乎不可能自己去编写接口协议，所以在IP核的例程上进行修改来适用于项目是个不错的选择。 通过vivado 中有关PCIe的IP核，生成相应的例程，综合之后可以得到如下图的工程结构。 如果在自己的项目中直接使用IP核的话 阅读全文
摘要：
[TOC] 1. PCIe基础知识 "PCI Express" （peripheral component interconnect express）是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI X和AGP总线标准。 与大多数 阅读全文
摘要：
[TOC] 我们做项目，进入找bug阶段时，需要用ILA捕获相关的信号。之前我做项目，每改动一次探针（debug probes），都要重新综合、实现，通常要花掉1个小时，一天下来调试不了两下就过去了，效率极其低下，因此也吐槽过vivado的编译时间问题。这两天无意从高老师的公众号中看了高效的方法，有 阅读全文
摘要：
[TOC] 一开始接触到FPGA，肯定都知道”复位“，即简单又复杂。简单是因为初学时，只需要按照固定的套路——按键开关复位，见寄存器就先低电平复位一次，这样一般情况可以解决99%的问题，甚至简单的设计，就不可能有问题。复杂是因为复位本身是对大规模的硬件单元进行一种操作，必须要结核底层的设计来考虑问题 阅读全文
摘要：
[TOC] 平台：Vivado16.4 芯片：xc7a200 《UltraFast Design Methodology Timing Closure Quick Reference Guide 》(UG1292)第一页的主题是初始设计检查，这一步是针对综合后或者opt_design阶段生成的dcp 阅读全文
摘要：
最近准备开始潜心学习快速和高效的时序收敛设计了，突然想就把整个学习过程做成一个博客系列吧，虽然想想就很激动（技术狗就这么点出息……），但希望坚持下来。 这篇做个目录或者索引，不断向其中添加学习内容。 前言 如何快速、高效地使时序收敛是很多FPGA工程师都要面临的一个问题。这时，大家可能都会想到ug9 阅读全文