摘要： 本文设计思想采用明德扬至简设计法。上一篇博文中定制了自定义MAC IP的结构，在用户侧需要位宽转换及数据缓存。本文以TX方向为例，设计并验证发送缓存模块。这里定义该模块可缓存4个最大长度数据包，用户根据需求改动即可。 该模块核心是利用异步FIFO进行跨时钟域处理，位宽转换由VerilogHDL实现。 阅读全文