摘要： 本文设计思想采用明德扬至简设计法。在使用FPGA设计系统时，常需要利用FIFO进行数据缓存保证数据不丢失，因此计算FIFO深度是至关重要的。FIFO的深度主要取决于“最恶劣”的情况，以下对于两种最常见的场合进行分析。 1.已知读写两侧带宽及最恶劣情况，求FIFO深度 如：对于异步FIFO，写时钟10 阅读全文

摘要： 1 数字IC（ASIC）设计流程： IC设计分为前端和后端。前端设计主要将HDL语言-->网表，后端设计是网表-->芯片版图。 前端主要有需求分析与架构设计、RTL设计、仿真验证、逻辑综合、STA、形式验证。后端主要包括DFT、布局规划、布线以及版图物理验证。 2 MCU结构： 它是由CPU系统、程 阅读全文