摘要:
何谓静态时序分析(Static Timing Analysis,简称STA)? 它可以简单的定义为:设计者提出一些特定的时序要求(或者说是添加特定的时序约束),套用特定的时序模型,针对特定的电路进行分析。分析的最终结果当然是要求系统时序满足设计者提出的要求。 下面举一个最简单的例子来说明时序分析的基本概念。假设信号需要从输入到输出在FPGA内部经过一些逻辑延时和路径延时。我们的系统要求这个信号在FPGA内部的延时不能超过15ns,而开发工具在执行过程中找到了如图4.1所示的一些可能的布局布线方式。那么,怎样的布局布线能够达到我们的要求呢?仔细分析一番,发现所有路径的延时可能为14ns、14ns 阅读全文
摘要:
摘要:12个C语言面试题,涉及指针、进程、运算、结构体、函数、内存,看看你能做出几个!1.gets()函数问:请找出下面代码里的问题:#includeintmain(void){charbuff[10];memset(buff,0,sizeof(buff));gets(buff);printf("\nThebufferenteredis[%s]\n",buff);return0;}答:上面代码里的问题在于函数gets()的使用,这个函数从stdin接收一个字符串而不检查它所复制的缓存的容积,这可能会导致缓存溢出。这里推荐使用标准函数fgets()代替。2.strcpy()函 阅读全文
摘要:
LDO稳压器工作原理随着便携式设备(电池供电)在过去十年间的快速增长,像原来的业界标准LM340和LM317这样的稳压器件已经无法满足新的需要。这些稳压器使用NPN达林顿管,在本文中称其为NPN稳压器(NPN regulators)。预期更高性能的稳压器件已经由新型的低压差(Low-dropout)稳压器(LDO)和准LDO稳压器(quasi-LDO)实现了。(原文:Linear Regulators: Theory of Operation and Compensation)NPN稳压器(NPN regulators)在NPN稳压器(图1:NPN稳压器内部结构框图)的内部使用一个PNP管来驱 阅读全文
摘要:
一、例子我们使用如图1所示的verilog代码所实现的开关电路作为例子。这个电路把DE系列开发板上的前8个开关简单的和对应的8个红色LED相连接。它是这样工作的:在时钟(CLOCK_50)的上升沿读取开关的值,放入对应的寄存器,寄存器的输出与红色LED直接相连接。按照图1代码实现该电路,锁定引脚,编译整个工程等等,这些在这里不再重复累述。二、使用SignalTap II软件在本文的第一部分,我们将建立SignalTap逻辑分析仪来探测8个LED开关的值,同时,我们将设定逻辑分析仪的触发信号为当第一个开关(LED[0])为高电平。1.选择File->New打开逻辑分析仪窗口,该窗口如图2所 阅读全文
摘要:
这两天做综合后仿真,发现FPGA器件库又不会加了,无奈上网找方法。说起来不好意思,很早就接触Modelsim这个仿真软件了,可是没有好好琢磨。把这两天找的方法贴出来,再加上自己的理解,以后忘了可以上博客翻翻,也适合新手看。(这个办法是quartusII综合完后启动Modelsim仿真综合后的网表,要是quartusII里直接启动Modelsim需不需要加库不清楚,我没试过)-----------------------------------转载分割线-----------------------------------------------------以下内容转载Efronc博客园http 阅读全文
摘要:
本篇文章为转载,写的不错,最近在学modelsim仿真,网上的教程很乱,把自己认为不错的整理贴出来,后面有机会会写个详细点的。Quartus中调用modelsim的流程1. 设定仿真工具assignmentèsettingèEDA tool settingèsimulation选择你需要的工具。2. 自动产生测试激励文件模板:processingèstartèStart test bench template writer我们点击之后系统会自动在目录:当前文件夹èsimulationèmodelsim (这个文件夹名字跟你选 阅读全文