会员
周边
捐助
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
菜芽caiya
博客园
首页
新随笔
联系
订阅
管理
2018年11月11日
verilog HDL-参数型数据对像 与‘define
摘要: 参数新数据对象是用来定义常量的,它可以提升verilog hdl代码的可读性和维护性。 verilog hdl支持参数有两种,普通参数和局部参数。普通参数在模块例化时可以从新赋值,局部参数在模块例化时不能从新赋值。参数值更改可以通过defparam语句实现。 Verilog中可以用关键字parame
阅读全文
posted @ 2018-11-11 17:19 菜芽caiya
阅读(1288)
评论(0)
推荐(0)
编辑
公告