摘要： -- 1）实体部分 //verilog module AD9517_Cfg ( i_9517cfg_CfgClk , // 数据时钟 i_9517cfg_CfgClk180 , // 配置时钟，与数据时钟反向180度 i_9517cfg_Arst_n , // 全局复位 o_9517cfg_SpiC 阅读全文

摘要： 前言：ZYNQ 7000有三种GPIO：MIO，EMIO，AXI_GPIOMIO是固定管脚的，属于PS，使用时不消耗PL资源；EMIO通过PL扩展，使用时需要分配管脚，使用时消耗PL管脚资源；AXI_GPIO是封装好的IP核，PS通过M_AXI_GPIO接口控制PL部分实现IO，使用时消耗管脚资源和 阅读全文